發(fā)布日期:2022-07-15 點擊率:84
AccelChIP公司日前表示,已率先開始提供用于Xilinx FPGA器件的定點線性代數(shù)知識產(chǎn)權(IP)內(nèi)核。AccelChip表示,其矩陣求逆和因數(shù)分解內(nèi)核通過Xilinx的第三方聯(lián)盟項目供應。
AccelChip稱,這些內(nèi)核是業(yè)內(nèi)同類中首批直接實現(xiàn)線性代數(shù)的矩陣運算,適于諸如傳感器陣列處理、全球定位、雷達/聲納、卡爾曼濾波和無線通信應用等領域。
Xilinx公司DSP營銷總監(jiān)David Squires表示:“在Xilinx聯(lián)盟項目中增加AccelCore,有望節(jié)省數(shù)月的開發(fā)時間,不管設計輸入方法論是用基于線性代數(shù)的矩陣內(nèi)核,面向先進的無線及信號處理應用。”
首批AccelCore DSP IP的供應將通過Xilinx聯(lián)盟項目提供,包括QR矩陣因數(shù)分解和求逆、Cholesky矩陣分解和倒置,以及單值分解(SVD)。每個AccelCore分別通過標準化的Xilinx SignOnce IP許可協(xié)議提供,該協(xié)議為客戶提供了單套許可條款,以從超過55家第三方IP供應商獲得基于FPGA的IP內(nèi)核。