發(fā)布日期:2022-07-15 點(diǎn)擊率:69
從英國曼徹斯特大學(xué)異步邏輯研究部剝離出來EDA和IP初創(chuàng)公司Silistix日前公布了其異步互連設(shè)計工具的進(jìn)一步細(xì)節(jié)。該公司在2005年12月首先公布了Chain Works工具。Chain代表Chip Area Interconnect,即芯片區(qū)域互連。
Chainworks設(shè)計環(huán)境由常規(guī)用于ASIC/SOC設(shè)計流程的兩種工具和一個庫組成。芯片設(shè)計師采用Chain Designer接受設(shè)計的連接性描述和端口,生成Chain異步互連結(jié)構(gòu),給出了連線寬度和精細(xì)粒度的流水線級,以平衡面積、速度和功率折衷。采用圖形用戶接口,設(shè)計師能放置網(wǎng)絡(luò)門關(guān),連接端口至客戶實(shí)體,手動或自動創(chuàng)建Chain拓?fù)洹?/p>
China Compiler接收約束Chain網(wǎng)表和Chain庫的元件,生成適合被納入SoC內(nèi)的結(jié)構(gòu)網(wǎng)表。該結(jié)構(gòu)網(wǎng)表然后輸入到常規(guī)邏輯綜合工具如Design Compiler內(nèi),與標(biāo)準(zhǔn)單元映射。
該公司稱這些允許不同時鐘邏輯塊可異步疊加的工具將于2006年第二季度上市,價格類似于Synopsys的Design Compiler。Silistix沒有透露其是否有任何流片。