計算機(jī)網(wǎng)絡(luò)協(xié)議一致性測試是檢驗計算機(jī)網(wǎng)絡(luò)各部分正確互連、互通和互操作的關(guān)鍵技術(shù)，用來驗證產(chǎn)品協(xié)議實現(xiàn)與相應(yīng)協(xié)議標(biāo)準(zhǔn)之間的一致性。即在同一網(wǎng)絡(luò)協(xié)議標(biāo)準(zhǔn)下檢驗不同的待測設(shè)備是否在相同的外部輸入下，輸出相同的結(jié)果。
摘要：針對我國當(dāng)前網(wǎng)絡(luò)互連、互通的迫切需求，提出了一種通用的網(wǎng)絡(luò)協(xié)議一致性測試平臺的設(shè)計方案。通過對通用平臺硬件結(jié)構(gòu)和軟件設(shè)計的說明，闡述了通用平臺的工作過程和測試方法，為網(wǎng)絡(luò)協(xié)議一致性測試提出了有效的解決方案。
0 前言
計算機(jī)網(wǎng)絡(luò)協(xié)議一致性測試是檢驗計算機(jī)網(wǎng)絡(luò)各部分正確互連、互通和互操作的關(guān)鍵技術(shù)，用來驗證產(chǎn)品協(xié)議實現(xiàn)與相應(yīng)協(xié)議標(biāo)準(zhǔn)之間的一致性。即在同一網(wǎng)絡(luò)協(xié)議標(biāo)準(zhǔn)下檢驗不同的待測設(shè)備是否在相同的外部輸入下，輸出相同的結(jié)果。
目前， 我國網(wǎng)絡(luò)產(chǎn)品檢測的技術(shù)水平和能力與國際上存在較大差距，協(xié)議一致性測試產(chǎn)品的設(shè)計大多停留在測試方法的理論研究上，在協(xié)議測試的通用平臺方面還缺乏較好的解決方案。
1 網(wǎng)絡(luò)協(xié)議一致性測試概述
網(wǎng)絡(luò)協(xié)議的一致性測試是一種功能性的黑盒測試，通常包括靜態(tài)測試和動態(tài)測試兩類。靜態(tài)測試是指協(xié)議實現(xiàn)者向測試方提交“協(xié)議實現(xiàn)一致性聲明”與協(xié)議中的靜態(tài)一致性要求相比較，動態(tài)測試是運行測試集對DUT(Device under Test)進(jìn)行測試。
協(xié)議一致陛測試包括三個階段：第一階段是測試生成，為特定協(xié)議產(chǎn)生獨立于所有協(xié)議實現(xiàn)的抽象測試集；第二階段是測試實現(xiàn)，把抽象測試集中的測試?yán)D(zhuǎn)換成可執(zhí)行的測試?yán)坏谌A段為測試執(zhí)行，在特定的DUT上執(zhí)行測試用例。
通用網(wǎng)絡(luò)協(xié)議一致性測試平臺用于動態(tài)測試，也分為三個階段：第一階段是對一個指定的協(xié)議生成一個測試套集，根據(jù)協(xié)議的要求，這個測試套集可以在實現(xiàn)前對收發(fā)雙方進(jìn)行的交互進(jìn)行完全設(shè)定，或者在某些需要雙方互動(字段值需要對方的數(shù)據(jù)來進(jìn)行填寫)的字段給出一個變量。第二階段是按照這個測試套集對被測設(shè)備的協(xié)議實現(xiàn)(DUT)進(jìn)行黑盒測試；第三個階段是通過比較DUT的實際輸出與預(yù)期輸出的異同，從而實現(xiàn)網(wǎng)絡(luò)協(xié)議的一致性測試。
通用平臺對各個不同的協(xié)議可支持生成不同的測試套集，分別進(jìn)行測試和一致性對比。
2 通用平臺組成
通用平臺由控制臺、測試機(jī)兩部分組成。其中控制臺負(fù)責(zé)配置測試套集的策略、測試結(jié)果的統(tǒng)計分析及人機(jī)交互；測試機(jī)負(fù)責(zé)生成或接收測試套集，然后生成測試流發(fā)送到被測設(shè)備；并從被測設(shè)備接收測試數(shù)據(jù)；然后將數(shù)據(jù)返回控制臺。如圖1所示。
2．1 控制臺
控制臺硬件可以是一臺PC機(jī)，其網(wǎng)卡與測試機(jī)控制口相連。在高層通過人機(jī)對話界面，對協(xié)議、算法及網(wǎng)絡(luò)參數(shù)進(jìn)行配置，對測試套集生成模式及使用方式等進(jìn)行策略設(shè)置；通過驅(qū)動程序與測試機(jī)進(jìn)行通信，向測試機(jī)輸入測試套集的參數(shù)配置，并接收測試機(jī)輸出的結(jié)果；并對測試結(jié)果進(jìn)行統(tǒng)計分析。
軟件模塊包括界面模塊、協(xié)議接口模塊、算法接口模塊、網(wǎng)絡(luò)接口模塊、通信模塊、統(tǒng)計分析模塊。
2．2 測試機(jī)
2．2．1 硬件組成
測試機(jī)硬件采用高性能、高可靠性、高穩(wěn)定性的嵌入式多核處理器平臺。配置高速100M、1000M自適應(yīng)以太網(wǎng)口，可擴(kuò)展的大容量DDR2內(nèi)存和大容量的Flash空間。硬件框圖如圖2所示，多核處理器平臺的核心部件為CPU、CPLD和FPGA。
CPU主要用于接收來自控制機(jī)的網(wǎng)絡(luò)、協(xié)議、算法參數(shù)并生成實現(xiàn)網(wǎng)絡(luò)協(xié)議的測試套集，它可以直接對被測設(shè)備發(fā)送或者接收測試流，或者通過自定義總線將測試套集存儲在SRAM中，以實現(xiàn)快速的測試；它還實現(xiàn)對外圍配套器件的控制，包括DDR、Flash、噪聲、日歷時鐘以及譯碼等。CPU的PCI總線轉(zhuǎn)換出一個網(wǎng)絡(luò)，作為測試機(jī)的控制口，與控制機(jī)進(jìn)行通信。CPU的串口總線接出一個RS232串口。
