當今許多空間受限的設計都使用帶有集成功率 MOSFET (iFET) 的負載點 (POL) 轉(zhuǎn)換器來解決工程挑戰(zhàn)。
高性能電源設計繼續(xù)要求在日漸縮小的板上空間中提供更高的功率。更高的電源密度對電源設計師提出了新的挑戰(zhàn)。設計必須具有高于 90% 的轉(zhuǎn)換效率，以限制功耗和電源中的溫升。由于 DC/DC 電源轉(zhuǎn)換的損耗和有限的氣流，使得散熱空間非常狹小，因此熱性能的設計尤其重要。
在限制用以減小電源設計整體尺寸的外置電容時，這些電源必須具有卓越的輸出紋波和瞬態(tài)響應。電源設計師被迫在設計一個分立式電源轉(zhuǎn)換器和購買一個傳統(tǒng)的電源模塊解決方案之間進行選擇。分立式電源設計和傳統(tǒng)的電源模塊都是用分立元件在印刷電路板上制作的。
iFET 轉(zhuǎn)換器提供集成，從而縮小空間并易于使用。雖然這些優(yōu)勢非常引人注目，但工程師通常需要具有 iFET 轉(zhuǎn)換器不具備的特定特性或功能的控制器。分立式 MOSFET 或電源模塊在滿足效率、熱性能和成本方面的設計目標方面提供了靈活性。
如果我們想使用 iFET 轉(zhuǎn)換器，則可能無法使用所需的控制拓撲或所需的一組功能，例如 PMBus 接口、同步功能或裕度。在電池充電、無線充電、降壓-升壓電路、多輸出轉(zhuǎn)換器或電源管理集成電路 (PMIC) 等特定應用中，iFET 轉(zhuǎn)換器甚至可能不是可用的選擇。
分立式 MOSFET 和電源模塊允許我們根據(jù)需要調(diào)整解決方案。根據(jù)工作電壓、連續(xù)電流額定值、占空比和熱環(huán)境選擇這些 MOSFET。使用分立元件可以優(yōu)化手頭設計的性能和成本，盡管占用空間要大得多。由于功率塊是封裝中的半橋，因此它在功率密度和設計簡單性方面具有優(yōu)勢（如 iFET），同時保持應用靈活性。TI 在兩種封裝類型（3mm×3mm 或 5mm×6mm 小外形無引線 [SON]）中提供 14 種不同的占位面積兼容電源塊，針對不同的電流和占空比進行了優(yōu)化。
TI 電源模塊使用PowerStack? 封裝技術(shù)（見圖 1）。這種封裝技術(shù)消除了 MOSFET 之間的寄生元件，從而實現(xiàn)了更高的效率和更高的頻率，同時與分立式 MOSFET 相比節(jié)省了寶貴的電路板空間。與將兩個器件并排放置在單個封裝中的雙 MOSFET 相比，電源塊的大型接地引線框架實現(xiàn)了出色的熱性能。我們可以將銅放在電源塊的引線框架下，并使用多個過孔連接印刷電路板 (PCB) 中的其他接地層，以從封裝中吸收熱量。
圖 1：采用 PowerStack 封裝技術(shù)的 TI 電源塊
PowerStack 封裝方法以及大型接地引線框架使電源塊能夠在 3mm x 3mm 封裝中實現(xiàn)高達 25A 的額定電流，在具有高占空比和低占空比選項的 5mm x 6mm 封裝中實現(xiàn)高達 50A 的額定電流. 這意味著我們?nèi)匀豢梢詫崿F(xiàn)較小的電路板空間并使用針對特定應用優(yōu)化的 MOSFET。選擇控制器后，我們可以使用TI FET 功率損耗計算器輕松找到合適的電源模塊。
