【導讀】世界上最早的全電子化存儲器是1947年在曼徹斯特大學誕生的威廉姆斯-基爾伯恩管 (Williams-Kilburn tube)，其原理是用陰極射線管在屏幕表面上留下記錄數(shù)據(jù)的“點”。從那時起，計算機內(nèi)存開始使用磁存儲技術(shù)并經(jīng)歷了數(shù)代演變，相關(guān)系統(tǒng)包括磁鼓存儲器、磁芯存儲器、磁帶驅(qū)動器和磁泡存儲器。
半導體存儲器的發(fā)展背景
世界上最早的全電子化存儲器是1947年在曼徹斯特大學誕生的威廉姆斯-基爾伯恩管 (Williams-Kilburn tube)，其原理是用陰極射線管在屏幕表面上留下記錄數(shù)據(jù)的“點”。從那時起，計算機內(nèi)存開始使用磁存儲技術(shù)并經(jīng)歷了數(shù)代演變，相關(guān)系統(tǒng)包括磁鼓存儲器、磁芯存儲器、磁帶驅(qū)動器和磁泡存儲器。從1970年代開始，主流的集成半導體存儲器則主要分為三類：動態(tài)隨機存取存儲器 (DRAM)、靜態(tài)隨機存取存儲器 (SRAM) 和閃存。
計算機內(nèi)存主要是DRAM和SRAM。二者相比，DRAM的存儲密度更高，而SRAM則具有最快的片上緩存。這兩類半導體存儲器都已經(jīng)歷了數(shù)十年的發(fā)展。DRAM需要周期性刷新才能保持住存儲的數(shù)據(jù)，它的發(fā)展主要受存儲密度和成本的影響。SRAM不需要周期性刷新就能鎖存“0”和“1”信號，影響其發(fā)展的主要因素則是單元面積和讀取速度。
DRAM技術(shù)衍生自早前的隨機存取存儲器 (RAM)。在DRAM出現(xiàn)之前，RAM是大家比較熟悉的存儲器形態(tài)，其特點是只能保存正在讀/寫的數(shù)據(jù)，一旦關(guān)機斷電就會擦除所有內(nèi)存。最早的RAM系統(tǒng)由復雜的電線和磁鐵組成，體積龐大且耗電量大，基本不具備實用性。IBM的羅伯特·丹納德 (Robert Dennard) 改變了這一情況，他發(fā)明了使用單個晶體管和存儲電容器的RAM存儲單元。正是基于他的這項杰出發(fā)明，我們才逐漸發(fā)展出了在現(xiàn)代計算機中能容納十億個甚至更多RAM單元的單芯片。
半導體存儲器面臨的挑戰(zhàn)及應(yīng)對辦法
如今，DRAM技術(shù)的發(fā)展面臨很多和CPU相同的挑戰(zhàn)，包括多重圖形化、鄰近效應(yīng)和存儲節(jié)點泄漏等。DRAM的開發(fā)需要精確的建模才能預測前述問題的影響并做相應(yīng)的優(yōu)化來避免良率受損。舉例來說，在確定位線 (BL) 到有源區(qū) (AA) 接觸面積時就必須特別注意位線芯軸間隔和掩膜偏移，稍有疏忽就可能導致良率問題。
僅依靠基于晶圓的實驗很難找出晶圓級失效的原因并確定與之相關(guān)的工藝參數(shù)。在工藝變化研究中制造測試晶圓并測量晶圓上的最終接觸面積，費時且成本較高。先進的工藝建模技術(shù)能幫我們解決前述問題。通過對BL間隔層厚度變化和BL掩膜位移同時建模，基于DoE（實驗設(shè)計）統(tǒng)計變化研究，可以確定最小接觸區(qū)域。基于前述研究的結(jié)果，結(jié)合自帶的結(jié)構(gòu)搜索/DRC功能就可以確定具體芯片上的最小接觸位置和區(qū)域。SEMulator3D?就是一個能完成上述研究的工藝建模平臺。基于該平臺的工藝變化研究能夠幫助我們發(fā)現(xiàn)與BL芯軸間隔厚度和掩膜轉(zhuǎn)換相關(guān)的潛在問題。圖1 (a) 展示的就是用SEMulator3D檢查BL間隔厚度和掩膜轉(zhuǎn)換對BL/AA接觸面積的影響，而圖1 (b) 則顯示了最小接觸區(qū)域在芯片上的位置。
圖1. (a) BL/AA接觸面積與BL間隔厚度和掩膜偏移的關(guān)系；(b) 最小接觸區(qū)域及其位置。
DRAM工藝開發(fā)還要注意存儲節(jié)點與相鄰有源區(qū)的距離，因為過度接近會導致設(shè)備短路。一旦發(fā)生短路，其背后的根本原因很難確定。但不解決的話，這些問題到了開發(fā)后期可能導致嚴重的可靠性與良率問題。若能在試產(chǎn)之前通過準確地建模確定電容器觸點與AA在不同z位置的最小間隙，我們就有可能避免前述的嚴重后果。圖2展示的是在工藝建模過程中確定的BL到AA接觸區(qū)域，其中高亮部分就是需要通過工藝或設(shè)計變更解決的最小間隙問題。通過圖中示例可以看出工藝步驟之間復雜的相互影響并最終影響到DRAM的可靠性和良率，因此通過準確的建模來確定這些影響是很有意義的。
圖2. 晶圓制造工藝的虛擬建模 (SEMulator3D)，圖中展示的存儲節(jié)點觸點與AA之間可能存在短路。
支持多次擦除和重復編程的閃存出現(xiàn)于1984年，目前它已被用于各種消費類設(shè)備、企業(yè)系統(tǒng)和工業(yè)應(yīng)用的存儲和數(shù)據(jù)傳輸。閃存可以長期保存數(shù)據(jù)，即使關(guān)機斷電也不受影響，其制造技術(shù)目前已經(jīng)從2D轉(zhuǎn)向3D（即3D NAND），以增加存儲密度。
單層3D NAND結(jié)構(gòu)的刻蝕非常復雜，因為高深寬比必須在一組交替的材料中刻蝕，同時還要避免刻蝕孔發(fā)生彎曲和傾斜，并且需要專門刻蝕出用來分離相鄰存儲單元的“狹縫”。完整3D NAND結(jié)構(gòu)的刻蝕甚至要更復雜一些，因為其中還包含了形成字線 (WL) 觸點所必需的“梯式”刻蝕。圖3展示的是用SEMulator3D建模的完整3D NAND陣列，可以看出最先進的3D NAND存儲器結(jié)構(gòu)相當復雜，而且這還只是單層結(jié)構(gòu)。
圖3. 使用SEMulator3D建模的單層3D NAND存儲單元。
工藝的復雜性在2D向3D閃存結(jié)構(gòu)的過渡中急劇提升，原因在于3D結(jié)構(gòu)需要多層溝道的刻蝕。當今的大多數(shù)3D NAND存儲器都有兩層，這就意味著可能出現(xiàn)頂層與底層錯位問題。圖4展示的就是多層3D NAND溝道刻蝕面臨的問題和挑戰(zhàn)。
圖4. SEMulator3D輸出結(jié)果，其中展示的是層錯位問題和其導致的溝道刻蝕偏移。
這就是層錯位和其導致的溝道刻蝕偏移。這種錯位可能是工藝差異導致的，并且是任何3D NAND工藝開發(fā)都繞不開的問題。從圖中示例可以看出，層與層之間的一致性對多層3D NAND存儲單元的結(jié)構(gòu)質(zhì)量有非常重大的影響。和DRAM的情況一樣，我們可以在SEMulator3D系統(tǒng)中針對3D NAND的層錯位問題做DoE統(tǒng)計變化研究，且只需要根據(jù)分析結(jié)果采取糾正措施即可，無需再花費時間和金錢去進行晶圓測試。
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請電話或者郵箱聯(lián)系小編進行侵刪。
推薦閱讀：
常見PLL芯片接口問題11則
晶體管篇：關(guān)于負載開關(guān)ON時的浪涌電流
電子行業(yè)B2B數(shù)字化升級, 騰采通先行
Molex推出全新內(nèi)容網(wǎng)站探索天線應(yīng)用和戰(zhàn)略" style="white-space: normal;">貿(mào)澤電子聯(lián)手Molex推出全新內(nèi)容網(wǎng)站探索天線應(yīng)用和戰(zhàn)略
Digi-Key Electronics 宣布與 QuickLogic Corporation 建立全球合作伙伴關(guān)系
