電容，說起來也簡單，干過硬件開發的基本都知道電容的作用。但更深層次的邏輯，不曉得你考慮過沒。
一道面試題
照例，先拋出來一道面試“芯片的電源引腳通常會放置一顆或幾顆電容，有什么用？為什么？” 怎么樣？看似很簡單的問題，但往往暗藏玄機。
自我感覺良好的答案
有些小伙伴會覺得：這面試官真Low，居然問這種問題。芯片電源引腳掛電容的作用，這還用問？當然是儲能、濾波、退耦！
當然，這個答案沒問題，但只能說是浮于表面或者千篇一律。那么你的得分也不會和別人有什么差別。而面試官憑什么要給你pass呢？
下面我們從幾個不同的維度來分析這。
維度1：EMS-提供高頻噪聲泄放回路
首先，我們從EMS(電磁抗擾度)角度來分析下。
從上圖可以看出，當芯片電源引腳端沒有放置電容時，電源的回流路徑很長。通常情況下，電源上會攜帶有高頻噪聲。這樣噪聲會輕而易舉的進入到芯片工作環路，影響芯片工作。
當在芯片電源引腳端放置電容后，由于電容有“通高頻，阻低頻”特性，電容給高頻噪聲提供了低阻抗回流路徑，使得高頻噪聲快速返回到GND，減少流入芯片環路的干擾噪聲，提升系統的EMS抗擾度性能。
模型仿真-時域頻域雙管齊下
可能你覺得只是這么講，有些不太信服。那么我們通過實驗來驗證下。還記得上篇文章講的TINA-TI仿真工具吧，我們就用這個來仿真。
把我們的電源當做一個激勵源VG1，內阻設置為100mΩ。激勵源本身可以設置內阻，為了方便觀察，單獨放置一個R1=100mΩ。PCB板上的Layout走線，一般都會有寄生電感。經驗值為10nH/cm，我們這里設置L1=20nH，2cm的走線長度不過分吧。芯片端，C1為寄生電容，C1=1nF。R2為輸入電阻，通常很大，R2設置為1MΩ。VF1是輸出測試點。這樣模型就建立起來了。
這里為方便觀察，我們把VG1設置為50Hz的方波，直流偏置1V，交流分量1V。進行瞬時仿真，就出現下面的波形。
發現VF1的波形，正負都有很大的過沖！為什么？
時域沒想明白，那就轉到頻域看看。
我們用交流分析方式，看下這個模型的幅頻特性。通過下圖可以看出，在f=35.9MHz處，發生諧振。諧振點增益達到30.72dB。
而我們知道方波信號在信號的上升邊沿包含非常豐富的頻率分量，必定含有35.9MHz附近的頻率分量。諧振點附近的能量就會被放大很多倍，這樣輸出端信號存在過沖也不難理解。
下圖，展示了時域波形是由多個不同頻率的諧波分量合成。這些諧波分量的頻率不同，上升沿各不相同。
(圖片來自《信號完整性與電源完整性分析(第2版)》)
既然如此，增加了電容會怎樣呢？如下圖，分別增加4.7uf和0.1uf。
先看下時域效果，如下圖，VF1的過沖消失了！
再看下頻域效果，諧振消失！這曲線不就是低通濾波器么！截止頻率大概460kHz。
這正好證實了前面的說法：雖然方波上升沿攜帶有豐富的高頻分量，但是由于低通濾波器的存在，為高頻噪聲提供了低阻抗泄放路徑，使得高頻噪聲和高次諧波提前泄放到系統GND，減少了流入芯片系統的干擾，干擾噪聲得到抑制，提升了系統的EMS性能。
維度2：EMI-減小RF環路,降低空間輻射
接著，我們再從EMI(電磁干擾)角度來分析下。
初中物理的右手螺旋定則，還記得吧。用右手握住通電螺線管，讓四指指向電流的方向，那么大拇指所指的那一端是通電螺線管的N極。這是百度百科給出的定義。
(圖片來自網絡：百度百科)
在我們這里又有什么用途呢？我們先看下，芯片引腳端沒有放置電容的情況，電流環路很大。
再看下，芯片引腳端放置電容的情況，電流環路明顯減小。
那電流環路大和小有什么區別呢？當然有區別，而且很大。在EMC設計中，控制信號環路面試是一個非常重要的點。我們一起看下在自由空間中，環路輻射強度的公式：
E是電場強度，S是環路面積，I是電流，f是頻率，D是和環路之間的距離。由此可以看出，環路面積S越大，空間輻射強度E就越大。顯然，增加退耦電容后，減小環路面積S，可以降低空間輻射，減少噪聲的傳播。
維度3：PI-穩定電源電壓
第3個維度，穩定芯片電源電壓，提升電源完整性(PI)。這個就不過多解釋，很容易理解。
總結
現在3個維度已經分析完，總體來看下。
維度1：給高頻噪聲提供交流泄放回路，抑制高頻噪聲，提升EMS性能。實際就是電容的濾波功能，也可以說是旁路。
維度2：減小RF環路，降低空間輻射，削弱噪聲的傳播。實際就是電容的退耦功能。
維度3：穩定電源電壓，提升電源完整性，實際就是電容的儲能功能。
其實，單純的說電容的功能很簡單，關鍵是要理解其中的原理，并能夠靈活應用。以上所述，部分內容涉及個人理解，如有覺得不妥，歡迎留言討論。
怎么樣？一個簡短的問題，給出的回答可淺可深，就看你對這個知識點的理解達到怎樣的程度。你學廢了么？
