發布日期：2022-04-28 點擊率：22
作者: Amit Kumbasi
在我之前的SAR ADC輸入注意事項的那一篇博文中，我介紹了針對逐次逼近寄存器 (SAR) 模數轉換器 (ADC) 的不同數據類型：單端、偽差分和全差分輸入。
在選擇一個SAR ADC時所考慮的某些關鍵技術規格包括分辨率、通道數量、采樣率、電源范圍、功耗、數字接口和時鐘速度。但是諸如信噪比 (SNR) 和總諧波失真 (THD) 的噪聲和AC參數是怎樣的呢？這些參數會影響總體系統性能，并因此影響到SAR輸入類型的選擇。
噪聲影響
單端輸入：這些SAR只需要一條導線/電纜和一個單輸入驅動器，如果有的話，連接至電源。需要注意的是，這些ADC測量相對于SAR自身接地的輸入信號。雖然這是最簡單的配置，信號接地和SAR接地之間的誤差將影響準確度。此外，從電源和接地耦合到內部采樣電容器的噪聲將影響轉換準確度，這是因為共模抑制 (CMRR) 很糟糕，可以忽略不計。
差分輸入（偽差分和全差分）：雖然這種輸入需要一條額外的導線/電纜以及兩個輸入驅動器，但是包括以下優點：
由于正確的布局布線技巧，兩個輸入上的電源噪聲耦合、接地彈跳和時鐘將相類似。更好的CMRR大大減少了任何相關噪聲。
特別是對于偽差分輸入，負輸入可以感測到信號接地或偏移，從而消除信號接地和SAR接地之間的任何誤差。
示例：請參考針對ADS7042，ADS8860和ADS8319等器件的技術規格表中AINM的“工作輸入范圍”。
SNR影響
ADC的SNR將信號功率分量與采樣頻率一半以下的噪聲功率進行比較，其中不包括諧波和DC。我使用以下等式來計算SNR影響：
ADC輸入上的總系統噪聲由兩個分量組成：耦合自信號源以及輸入驅動器的外部噪聲和ADC輸入上的內部噪聲。由于單端架構（具有一個CDAC結構）很少見，我將會比較偽差分（在每個輸入上使用一個CDAC結構）與全差分輸入間的性能差異。
對于一個指定的架構，全差分SAR上的輸入信號范圍（-REF至REF）是偽差分SAR范圍 (0-REF) 的兩倍。對于全差分輸入*，由于將信號舍入至最接近的編碼而引入到AC信號的量化噪聲也會加倍。
*(BSTJ 27:3. 1948年7月：量化信號的范圍。(Bennett, W. R.)（1948年7月）
內部噪聲：為了分析ADC的SNR，我們首先假定一個噪聲可忽略不計的理想AC源和驅動器。可使用兩個對于ADC十分重要的量化噪聲 (NQUANT) 以及轉換噪聲 (NTRANS) 來分析內部噪聲的影響。
對于一個只有量化誤差的理想ADC來說（即NTRANS = 0），如表2中所示，SNRADC對于兩個輸入類型是一樣的。計算方法為：
轉換噪聲由諸如比較器的有源電路和來自電阻器以及電容器的kT/C噪聲引入。由于NTRANS起到決定性作用，如表2中所示，可以看到全差分ADC的SNRADC提高了多達6dB。其原因是動態范圍加倍，而NTRANS保持不變。
下方的圖1更好地解釋了這一情況，其中顯示了16位ADC的SNRADC。對于理想ADC來說，兩個輸入類型的SNRADC是一樣的。隨著NTRANS開始縮放，兩個SNR間的差異變寬。在NTRANS >> NQUANT時，可以看到6dB的變化。實際上，這個SNRADC方面的差異可以是0dB至6dB之間的任何值，這取決于設計是如何優化NTRANS與NQUANT間的比率的。
圖1：SNR與內部噪聲的比較
示例：比較同一系列輸入器件（諸如 (ADS8861, ADS8860)，(ADS8354, ADS8353)，(ADS7254, ADS7253)）全差分和偽差分之間的SNR技術規格。
外部噪聲：在一個系統中，SAR也會看到由輸入源和驅動器引入的噪聲。然后，SNR等式的分母將增加。如下所示，由于使用了兩個驅動器，全差分輸入的總SNR進一步降低。
我希望這篇博文能夠使你更好地了解影響SNR的不同噪聲源，以及他們是如何影響兩個輸入類型的。THD會是怎樣的呢? 不同的輸入類型間會不會有所差異呢？我將在近期給出答案！
其他資源：
從我們的SAR ADC博客系列中獲得更多技巧，其中包括：SAR ADC輸入注意事項，ENOB或有效分辨率和SAR ADC PCB布局布線：參考路徑。
下一篇： PLC、DCS、FCS三大控
上一篇： SAR ADC輸入類型間的
